日前，凯时集团有限公司物理学院张向东教授课题组基于谷光子晶体结构，实验实现了拓扑保护的全光逻辑门。相关成果以“Experimental Realization of Topologically-Protected All-Optical Logic Gates Based on Silicon Photonic Crystal Slabs”为题发表在Laser & Photonics Reviews 期刊(Laser Photonics Rev. 2023, 2200329)上。该工作得到了国家自然科学基金委和国家重点研发计划的大力支持。凯时集团有限公司物理学院博士生张福荣、何路为该论文的共同第一作者，凯时集团有限公司物理学院张向东教授、张慧珍副研究员为论文共同通讯作者。另外，凯时集团有限公司孔令军特聘研究员和中科院半导体所许兴胜研究员也参与了部分实验工作。

全光逻辑门在全光网络、信号处理和光计算等领域有着广泛的应用。传统的全光逻辑门由非线性光纤和半导体光放大器构成。然而，这些传统的仪器体积太大，无法集成。为了实现全光计算，人们希望在芯片上制造集成紧凑的全光逻辑门。为了获得片上逻辑器件，近几十年来人们采用了各种方法，如利用等离激元、光子晶体、介质波导等。其中，等离激元逻辑门虽然体积小，但是光损耗过大。相比之下，制备在SOI(silicon on insulator)芯片上的光学器件通常具有较小的损耗。虽然基于SOI芯片的全光逻辑门具有损耗小优势，但这些逻辑门容易受到无序扰动的影响。在复杂环境下，扰动会极大地降低逻辑门的性能和效率。因此，在光计算领域中，如何构造出低损耗的鲁棒逻辑器件是十分重要的研究课题。

另一方面，拓扑光子学因其鲁棒的光传输性质而受到广泛关注。即使存在一定的扰动，依然会呈现出单向传播的特征，这是由于其具有拓扑保护的性质。将拓扑光子学与逻辑门的设计相结合有望解决上述问题。特别是拓扑谷光子晶体，由于其高耦合效率，显示了其构建集成光学逻辑芯片的可行性。在前期的研究中研究人员已经提出了拓扑保护全光逻辑门的理论方案(参见Opt. Express 28, 34015-34023)。该理论方案指出，通过CMOS兼容的硅光工艺，可以实现任意比例的分束器和所有全光逻辑门。研究人员通过实验实现了这一理论方案，并取得了领先的逻辑门性能。

研究人员首先基于谷光子晶体设计了ABC-型和CBA-型超胞结构，并研究了其能带结构(如图1所示)。拓扑保护的光信号可以在边缘态中传播。在这种拓扑边缘态中，光传输模式具有明显的优势，即能够克服弯曲或变形等缺陷的影响。研究人员基于线性干涉效应，使用拓扑保护的ABC-型边缘态设计并制备了XOR和OR门逻辑芯片。如图2a所示，当输入信号A和输入信号B同时进入逻辑门时，两个输入信号会传播到输出端口并相互干涉。若输入A与输入B相位差调整为Δ𝜑= 0 (Δ𝜑="𝜋)，则输出端口发生相消(相长)干涉，如果输入A和输入B只有一个开启，则输出信号非零。如果输入A和输入B都关闭，输出端口的光束强度为零，在满足了XOR(OR)门的逻辑操作。理论(图2b)和实验(图2c)结果表明两者具有较好的一致性。在通信频段(1480-1580" nm)内，工作带宽约为100 nm(ER>22 dB)。最大消光比为33.83 dB，远高于前人的实验结果。这意味着XOR和OR门在实验中表现出了良好的性能。

图1. 拓扑谷光子晶体

图2. 拓扑保护的XOR和OR门

除了拓扑保护的XOR和OR门，研究人员进一步设计并制备了级联的XNOR、NAND和NOR门。该结构是由两个OR和XOR门级联构成的，如图3a所示。对于XNOR门，输入A和B之间的相位差被设置为Δ𝜑=𝜋。因此，干涉相长现象使得逻辑信号从右逻辑单元传播到左逻辑单元。同时偏置光始终开启，其场幅值是输入A的倍。当其中一个输入信号(输入A和输入B)开启时，输出端口发生干涉相消现象，输出信号为0。对于其他输入状态(输入信号都开启或关闭)，输出幅度不为零，对应逻辑输出信号为1。消光比的实验和模拟结果分别如图3b和3c所示。实验结果表明，在1480-1580 nm的通信频段内，工作带宽约为100 nm (ER>20 dB)，最大消光比达到25.72 dB。理论和实验结果均表明，XNOR门具有良好的效率。使用同样的方式，研究人员分别实现了NAND(偏置光的振幅是输入A(B)的2倍), NOR(偏置光的振幅为输入A(B)处振幅的0.75倍)门，实验结果与相应的仿真结果均有很好的一致性。

AND门可由NAND门和NOT门构成。如图4a所示。偏置光1和偏置光2的振幅分别设为输入A振幅的和0.75倍，仿真和实验结果如图4b和4c所示。

图3. XNOR, NAND 和 NOR门

图4. AND门

为了进一步实验证明所制备逻辑器件的鲁棒性，研究人员制备了具有三种缺陷的逻辑单元(XOR和OR门)，如图5a的SEM图像所示。三个红色圆圈标记了三种不同类型的缺陷。实验结果(图5b)表明，这些器件在具有无序扰动的情况下依旧可以保持很高的消光比。

图5. 带缺陷的XOR和OR门

研究企业基于SOI芯片设计并制备了具有拓扑保护功能的全光逻辑门。实验表明，所有拓扑保护逻辑门(OR、XOR、NOT、XNOR、NAND、NOR和AND) 具有低损耗和消光比的性质。拓扑保护的全光逻辑门可以在存在无序扰动的情况下正常工作，具有较强的鲁棒性。此工作首次在基于SOI芯片的二维光子晶体板上实验实现了具有拓扑保护的逻辑器件。该研究成果是逻辑器件和拓扑结构研究领域的重要进展，拓扑保护的全光逻辑门在未来光计算领域具有广泛的应用前景。

论文链接1：

论文链接2：